8位色度信號(hào)、8位亮度信號(hào)以及場(chǎng)同步與行同步信號(hào)先通過(guò)FPGA緩存到RAM，同時(shí)轉(zhuǎn)換為異步串行數(shù)據(jù)，通過(guò)RF模塊發(fā)送。圖3是7620的工作時(shí)序。

圖3中，Y信號(hào)是8位亮度信號(hào)，UV是8位色度信號(hào)。VSYNC是場(chǎng)同步信號(hào)，HREF是行同步信號(hào)。
FPGA的工作是完成圖像數(shù)據(jù)的緩存控制以及啟動(dòng)RF模塊發(fā)送圖像數(shù)據(jù)。這里，采用Altera公司的EPF6016。它是一顆16000門(mén)的FPGA。圖4為FPGA與攝像頭7260、MCU以及RF模塊的連接示意圖。

圖4中，U1為EPF6016ATC100，J1是FPGA與攝像頭7260的連接插座。Y、UV、VSYNC和HREF的定義如前，READY是MCU對(duì)FPGA的控制信號(hào)，DATA是FPGA與RF模塊之間的串行數(shù)據(jù)線(xiàn)。

當(dāng)用戶(hù)按下門(mén)鈴，MCU收到命令開(kāi)啟照明燈，同時(shí)初始化攝像頭7260，并發(fā)送READY信號(hào)給FPGA，通知其準(zhǔn)備接收?qǐng)D像信號(hào)。由7260的工作時(shí)序可以看到，當(dāng)攝像頭采集到一幀圖像后，VSYNC便發(fā)送1個(gè)高電平，F(xiàn)PGA準(zhǔn)備接收信號(hào)。1幀圖像由很多行組成。這些行在場(chǎng)同步信號(hào)VSYNC的兩個(gè)高電平之間傳送。而每一行的信號(hào)傳輸現(xiàn)時(shí)由HREF同步。當(dāng)HREF的上升沿來(lái)到后，F(xiàn)PGA開(kāi)始接收?qǐng)D像數(shù)據(jù)。在PCLK的上升沿，每一行的圖像數(shù)據(jù)通過(guò)Y口和UV口送出，從時(shí)序圖可以看到1行包括640個(gè)點(diǎn)。

FPGA需要將收到的圖像緩存到512KB的RAM，需要有20位的地址信號(hào)線(xiàn)和8位的數(shù)據(jù)信號(hào)線(xiàn)。

FPGA采集到的圖像信號(hào)是并長(zhǎng)的數(shù)字信號(hào)。要將這些信號(hào)發(fā)射出去，還需要轉(zhuǎn)化為異步串行數(shù)據(jù)，這個(gè)工作由FPGA來(lái)完成。我們所規(guī)定的異步串行通信協(xié)議和通用的RS232協(xié)議類(lèi)似：

沒(méi)有信號(hào)時(shí)，DATA線(xiàn)為高電平；要傳送數(shù)據(jù)的時(shí)候，先發(fā)送1個(gè)低電平脈沖（起始位），緊接著2個(gè)字節(jié)的數(shù)據(jù)（Y[7：0]，UV[7：0]，然后再發(fā)送1個(gè)高電平脈沖（停止位）。1幀有效的串行數(shù)據(jù)就由這幾部分構(gòu)成。

微控制器MCU主要完成以下幾個(gè)任務(wù)：

①初始化數(shù)字?jǐn)z像頭7620；

②控制其它外設(shè)，接收和處理鍵盤(pán)命令，控制照明設(shè)備的開(kāi)啟等；

③與FPGA協(xié)同工作，并提供人機(jī)接口。
MCU采用常用的AT89C52。圖像采集模塊的工作流程如圖5所示。

2 圖像傳輸模塊

圖像傳輸模塊（RF module）由一塊單片無(wú)線(xiàn)收發(fā)芯片nRF2401完成。NRF2401工作在2.4～2.5G ISM頻帶，集成了頻率綜合器、功率放大器、晶體振蕩器和調(diào)制器。由于nRF902使用了晶體振蕩器和穩(wěn)定的頻率合成器，因此頻率漂移很低。電源電壓范圍為2.4～3.6～，輸出功率為10dBm，電流消耗僅9mA。輸出功率和頻偏可通過(guò)外接電阻進(jìn)行編程。輸出信號(hào)為調(diào)制的GFSK（高斯鍵控頻率信號(hào)），很容易通過(guò)8線(xiàn)串行I/O口進(jìn)行收發(fā)。圖6為nRF2401在無(wú)線(xiàn)通信中擴(kuò)展的外圍電路。

通過(guò)PWR-UP、CE、CS引腳的選擇，nRF2401可以工作在激活/等待/節(jié)能模式。這里，使nRF2401工作在激活的突發(fā)脈沖（shock burst）模式。該模式使用片上FIFO。在不使用MCU控制數(shù)據(jù)操作情況下，能以極低的功耗運(yùn)行數(shù)字部分而又以極快的速度（高為1Mbps）傳輸數(shù)據(jù)，從而大大減少了電流消耗，降低了系統(tǒng)成本并且減少了傳輸時(shí)的“空中沖突”冒險(xiǎn)。

FPGA送來(lái)的異步串行數(shù)據(jù)經(jīng)過(guò)nRF2401內(nèi)部的RF帶通濾波、低噪聲放大、頻率綜合和脈沖放大，被調(diào)制成2.4GHz上的GFSK信號(hào)，完成圖像信號(hào)的傳輸。

3 圖像接收顯示模塊

圖像接收顯示模塊主要由三部分組成：圖像接收、圖像轉(zhuǎn)換和暫存、圖像顯示。如圖7所示。

（1）圖像接收

圖像接收部分也是由無(wú)線(xiàn)收發(fā)芯片nRF2401完成。nRF2401可以同時(shí)發(fā)射1組、接收2組信號(hào)。在突發(fā)脈沖模式下，將RX和CE置高，200μs的建立時(shí)間后，nRF2401開(kāi)始監(jiān)測(cè)空中，接收到有效的數(shù)據(jù)包后解調(diào)為原來(lái)的數(shù)字信號(hào)，送以端頭、地址和CRC位，MCU發(fā)出中斷命令，DR1拉高。MCU也可以置CE為低來(lái)中止RF字的接收，同時(shí)為載入數(shù)據(jù)輸出適當(dāng)頻率的時(shí)鐘。當(dāng)所有的數(shù)據(jù)載入后，將DR1拉低，準(zhǔn)備接收下一個(gè)數(shù)據(jù)包。

（2）圖像轉(zhuǎn)換和暫存

nRF2401傳輸給FPGA的異步串行數(shù)據(jù)，經(jīng)過(guò)FPGA轉(zhuǎn)換為并行數(shù)據(jù)并暫存到緩沖區(qū)（512KB的外部RAM），收到MCU的命令后將RAM內(nèi)部的數(shù)據(jù)送到LCD顯示。當(dāng)整幅圖像都被接收以后，F(xiàn)PGA將存儲(chǔ)的視頻發(fā)送到LCD控制器SED1353。出于安全性的考慮，系統(tǒng)同時(shí)還外掛有2MB的內(nèi)存事保存視頻歷史記錄。圖像轉(zhuǎn)換和暫存的過(guò)程，其實(shí)是前面圖像采集的逆過(guò)程。接收部分FPGA的設(shè)計(jì)與發(fā)送部分類(lèi)似，這里不再詳述。

（3）圖像顯示

圖像顯示由LCD控制器SED1353和LCD顯示模塊MCT-G320240DNCW-15N組成。SED1353是一種點(diǎn)陣LCD控制器，支持的分辨率高達(dá)1024×1024（單色顯示），能同多種微控制器接口。圖8為SED1353與LCD顯示模塊和MCU等設(shè)備的連接圖。

SED1353的控制信號(hào)和圖像顯示的地址信號(hào)由MCU提供。FPGA從RAM獲得待顯示的圖像數(shù)據(jù)，得到MCU命令后將數(shù)據(jù)傳送到SED1353，由它將一幅圖像的數(shù)據(jù)暫存緩存到存儲(chǔ)器。當(dāng)戶(hù)主按下應(yīng)答鍵，MCU傳達(dá)顯示命令，SED1353就從存儲(chǔ)器取出數(shù)據(jù)傳送給LCD，戶(hù)主就能見(jiàn)到來(lái)訪(fǎng)者了。

4 印制板設(shè)計(jì)要點(diǎn)